Searching PAJ 單이因 1/1

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-311832

(43)Date of publication of application: 07.11.2000


(51)Int,Cl. H016 4/33 H016 4/38

(21)Application number: 11-120386 (71)Applicant: KYOCERA CORP
(22)Date of filing: 27.04.1999 (72)Inventor: ATSUNUSHI SHIGEO

## (54) THIN-FILM CAPACITOR AND SUBSTRATE

## (57) Abstract:

PROBLEM TO BE SOLVED: To obtain a thin-film capacitor which has a structure easy to mount with easy to laminate with low inductance, and whose stability during mounting on a circuit, etc., is improved. SOLUTION: Capacitance elements A, B, C, formed by forming a first electrode layer 2 in a lower surface of a dielectric layer 1 and a second electrode layer 3 in an upper surface thereof, are arranged in parallel at a prescribed interval, a plurality of first terminal electrode layers 4 connecting the first electrode layers 2 mutually are provided between the plurality of capacity elements A, B, C, a plurality of second terminal electrode layers 5 connecting the second electrode layers 3 mutually are provided, a plurality of third terminal electrode layers 7 projecting outward each are further provided to the first electrode layer 2 of the capacity elements A, C at both ends, a plurality of fourth terminal electrode layers 8 projecting outward each are provided to the second electrode layer 3 and an external terminal 9 is provided





to the first, second, third and fourth terminal electrode layers 4, 5, 7, 8,

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-311832 (P2000-311832A)

(43)公開日 平成12年11月7日(2000.11.7)

(51) Int.Cl.7		識別記号	FI			ナーマコート*(参考)
H01G	4/33		H01G	4/06	1.02	5 E 0 8 2
	4/38			4/38	Λ	

## 審査請求 未請求 請求項の数4 OL (全 9 頁)


(21)出顧番号	特顧平11-120386	(71) 出願人 000006633			
		京セラ株式会社			
(22) 州瀬日	平成11年4月27日(1999.4.27)	京都府京都市伏見区竹田鳥羽殿町6番地			
		(72)発明者 厚主 成生			
		鹿児島県国分市山下町1番4号 京セラ株			
		式会社総合研究所内			
		Fターム(参考) 5E082 AB03 BB02 BC14 BC23 CC02			
		EE05 EE11 EE17 EE23 EE26			
		EE37 FG03 FG26 FG41 FG42			
		GC91 GC10 KK01 MM28			

## 

#### (57)【要約】

[課題] 実装が容易でかつ積層化が容易な低インダクタ ンス構造を有し、回路等への実装時の安定性を向上した 薄膜コンデンサを提供する。

【解決手段】誘電体層 1 の下面に第1 電極層 2 を、上面 に第2 電極層 3 を形成してなる容量素子 A、B、Cを所 定間隔を置いて複数並置するととした。試験数の容量素 子A、B、Cの間に、第1 電極層 2 同土を接続する複数 の第1 端子電極層 4 を設け、第2 電極層 3 同土を接続する複数 素子A、Cの第1 電極層 2 に、それぞれ外方に突出する 複数の第3 端子電極層 2 に、それぞれ外方に突出する で表した。それでい方に突出する複数の第4 端子電極層 8 を設け、第 1、第2、第3、第4 個子電極層 4、5、7、8 に外部 24 子 9 を設けてなる。



#### 【特許請求の範囲】

【請求項 1 ] 誘電体層の下面に第 1 電極層を 上面に第 空電極層を形成してなる容量素子を所定間隔を置いて複 数並置するとともに、該接級の容量素子の間に、前記第 1 電極層円土を接続する複数の第 1 端子電極層を設け、 が一前記複数の容量素子の間に、前記第 2 電極層同士を 接続する複数の第 2 端子電極層を 3 前記第 1 端子電極層 と異なる位置に設け、さらに、両端の前記容集素子の第 電極層に、それぞれ外方に突出する複数の第 3 端子電 極層を設け、両端の前記容集素子の第 2 電極層に、それ ぞれ外方に突出する複数の第 4 端子電極層 2 時記第 3 端子電極層 2 なる位置に設け、前記第 1 第 計配第 3 端子電極層 2 なる位置に設け、前記第 1 3 端子電極層、2 なる位置に設け、前記第 1 3 は一部記第 2 端子電極層 2 はで可能層 前記第 2 端子電極層 2 はで可能層 前記第 2 端子電極層と対であることを特徴とする 複数コンテンサ

【請求項2】複数の誘電体層と複数の電極層を交互に精 層してなり、前記電極層が下側から交互に第1電極層。 第2電極層とされた容量素子を所定間隔を置いて複数並 置するとともに、該複数の容量素子の間に、同一平面上 の前記第1電極層同士を接続する複数の第1端子電極層 を設け、かつ前記複数の容量素子の間に 同一平面上の 前記第2電極層同士を接続する複数の第2端子電極層 を、前記第1端子電極層と異なる位置に設け、さらに、 両端の前記容量素子の第1電極層に、それぞれ外方に突 出する複数の第3端子電極層を設け、両端の前記容量素 子の第2電極層に、それぞれ外方に突出する複数の第4 端子電極層を、前記第3端子電極層と異なる位置に設 け、最上層の前記第1端子電極層、前記第2端子電極 層、前記第3端子電極層および前記第4端子電極層に外 部端子を設けてなることを特徴とする薄膜コンデンサ、 【請求項3】両端の容量素子の少なくとも一方には、誘 電体層と電極層からなり、外方に突出する容量付加部が 設けられていることを特徴とする請求項 1 または 2 記載 の薄膜コンデンサ。

【請求項4】請求項1乃至3のうちいずれかに記載の簿 膜コンデンサを基体の表面に設けてなることを特徴とす る基板。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は薄膜コンデンサに関 し、例えば、高速動作する電気回路に配設され、高周波 ノイズのバイパス用 もしくは電源電圧の変動防止用に 候される、大容量、低イングクタンスの薄膜コンデンサ および基板に関するものである。

#### [0002]

【健来技術】近年においては、電子機器の小型化、高機 能化に伴い、電子機器内に設置される電子部品にも小型 化、海型化、高周波対応などの要求が強くなってきてい ス

【0003】特に大量の情報を高速に処理する必要のあ

るコンピュータの高速デジタル回路では、パーソナルコンピュータレベルにおいても、CPUチップ内のクロック周波数は100MHzから数百MHz、チップ間バスのクロック周波数も30MHzから100MHzと高速化が顕著である。

【0004】また、LSIの集積度が高まりチップ内の 来子数の増大につれ、消費電力を抑えるために電源電圧 は低下の傾向にある。これら10回路の高速化、高密度 化、低電圧化に伴い、コンデンサ等の受動部品も小型大 容量化と併せて、高間波もしくは高速がルスに対して優 れた特性を赤すことが必須になってきている。

【0005】コンデンサを小型高容量にするためには一 対の電極に挟持された誘電体を薄くし、薄膜化すること が最も有効である。薄膜化は上述した電圧の低下の傾向 にも適合している。

【0006】一方、IC回路の高速動作に伴う諸問題は 各素子の小型化よりも一層深刻な問題である。このう ち、コンデンサの役割である高周波ノイズの除去機能に おいて特に重要となるのは、論理回路の切り替えが同時 に発生したときに生ずる電源電圧の瞬間的な低下を、コ ンデンサに蓄積されたエネルギーを瞬時に供給すること により低減する機能である。このような機能を有するコ ンデンサがいわゆるデカップリングコンデンサである。 【0007】デカップリングコンデンサに要求される件 能は、クロック周波数よりも速い負荷部の電流変動に応 じて、いかにすばやく電流を供給できるかにある。従っ て、100MHzから1GHzにおける周波数領域に対 してコンデンサとして確実に機能しなければならない。 【0008】しかし、実際のコンデンサ素子は静電容量 成分の他に、抵抗成分、インダクタンス成分を持つ。容 量成分のインピーダンスは周波数増加とともに減少する が、インダクタンス成分のインピーダンスは周波数の増 加とともに増大する。したがって、動作周波数が高くな るにつれ、素子の持つインダクタンスが供給すべき過渡 電流を制限し、論理回路側の電源電圧の瞬時低下、また は新たな電圧ノイズを発生させる。結果として、論理回 路上のエラーを引き起こす。

[0009] 特に最近のしる「は総案子数の増大による 消費電力増大を抑えるために電源電圧は低下しており、 電源電圧の許容変動編も小そくなっている。後でて、高 運動作時の電圧変動編を最小に抑えるため、デカップリ ングコンデンサ業子目前の持つインダクタンスを減少さ せることが非常に重要である。

[0010]インダクタンスを減少させる方法は3つあ 。第1は電流経路の長さを最小にする方法、第2はあ る電流経路が形成する破場を近接する別の電流経路が形 成する磁場により相談低減する方法、第3は電流経路を n個に分配して実効的なインダクタンスを1/nにする 方法である。

【0011】第1の方法は、単位面積あたりの容量を増

加させて小型化を図る方法であり、コンデンサ素子を薄 腰化することにより造成できる。大容量で高周波特性の 良好なコンデンサを得る目的で、特開昭60-9471 6号公報には誘電体厚さを1μm以下に薄膜化したもの が開示されている。

#### [0012]

【発明が解決しようとする課題】しかしながら、所望の場所に実装できるデカップリングコンデンサを考えた場合、ハンドリング可能な寸法として0.5mm×0.5 m程度以上が必要であり、第1の薄膜、小型化の方法 のみでインダクタンスを低速するには限界があった。

【0013】また、上記第1乃至第3の方法を組み合わせて用いる方法も考えられるが、未だ、小型化、薄型 化、大容量化、高周波対応等の特性の点で、充分な特性 を有する薄膜コンデンサを得ることができなかった。

【0014】そこで、本発明は、実装が容易でかつ積層 化が容易な低インダクタンス構造を有し、回路等への実 装時の安定性を向上した薄膜コンデンサを提供すること を目的とする。

### [0015]

【課題を解決するための手段】本発明の薄膜コンデンサ は、誘電体層の下面に第1電極層を、上面に第2電極層 を形成してなる容量素子を形定間隔を置いて複数整置す るとともに、該複数の容量素子の間に、前記第1電極層 相数の容量素子の間に、前記第1地子電極層を設け、かつ前記 複数の容量素子の間に、前記第1地子電極層と異なる 複数の第2地子電極層と、前記第1地子電極層と異なる をした、両地や前記容量素子の第1電極層 に、それぞれ外方に突出する複数の第3地子電極層を設 け、両端の前記容量素子の第2電極層に、それぞれ外方 に突出する複数の第4地子電極層を、前記第1地 層と異なる位置に設け、前記第1地子電極層、前記第2 場子電極層、前記第3地子電極層、前記第2 場子電極層、前記第3地子電極層と類など前記標4地子電 場別を指導する機合のである。

【0016】また、本発明の積層型の薄膜コンデンサ は、複数の誘電体層と複数の電極層を交互に積層してな り、前記電極層が下側から交互に第1電極層、第2電極 層とされた容量素子を所定間隔を置いて複数並置すると ともに、該複数の容量素子の間に、同一平面上の前記第 1電極層同士を接続する複数の第1端子電極層を設け、 かつ前記複数の容量素子の間に、同一平面上の前記第2 電極層同士を接続する複数の第2端子電極層を、前記第 1端子電板層と異なる位置に設け、さらに、両端の前記 容量素子の第1電極層に、それぞれ外方に突出する複数 の第3端子電極層を設け、両端の前記容量素子の第2電 極層に、それぞれ外方に突出する複数の第4端子電極層 を、前記第3端子電極層と異なる位置に設け、最上層の 前記第1端子電極層、前記第2端子電極層、前記第3端 子電極層および前記第4端子電極層に外部端子を設けて なるものである。

【0017】ここで、両端の容量素子の少なくとも一方には、誘電体層と電極層からなり、外方に突出する容量付加部が設けられていることが望ましい。

【0018】また、本発明の基板は、上記の薄膜コンデンサを基体の表面に設けてなるものである。

#### [0019]

【作用 1 本発明の港膜コンデンサでは、第1 に、複数の 容量素子を所定の間隔で並置し、容量素子間に設けられ た複数の第1 準空電原滑さおび第2端子電極層で、各容 量素子の第1電極層円士および第2電極層円士をそれぞ れ接続し、さらに両端の容量素子の外側にも外方に突出 する第3、第4端子電極層を放起し、これらの第1、第 2、第3、第4端子電極層を放起し、これらの第1、第 したので、電流経路を分割することができ、インダクタ ンえを極かくかよくてきる。

【0020】第2に、各容量素子間に第1電転層同士を接続する複数の第1端平電転層と、第2電低層同士を接続する複数の第2端平電船層と、第2電低層同士を接続する複数の第2端平電船層は分から、たいたのでは、両端の容量素子の外側にも外方に突出する第3端半低船子を設けることにより容量を取り出すことができるが、第1電低層同士を接続する第1端子電路周と接近さ年で形成することができ、また、第3端子電路周と接近さ年で形成することができ、また、第3端子電路周と接近されば、第2端子電路周と接近されば、第2端子電路周と接近されば、第2端子電路周と接近されば、第2端子電路周と接近されば、第2端子電路周と接近されば、第2端子電極層間並びに第3、第4端子電極層間並びに第3、第4端子電極層間並びに第3、第4端子電極層間が重複が短くなるので、オ1、第2端子電極層間並びに第3、第4端子電極層間が重複が超くなるので、オイングクタンを極めて小さくすることができる。

[0021] 第3に、名第1、第2電極層同士を容量業 子間に形成されている第1、第2端子電極層を介して接 続することができるので、図8に示すような従来のコン デンサの電極形状を変更するだけで同じような製法によ って作製でき、積層化が容易となる。

[0022]第4に、外都との接点に用いる外部端号を、誘電体層が正下に存在しない第1、第2端子電極層上に第3、第4端子電極層上に形成することができるので、外部端子形成時または実装時の熱店力による容量素子へのダメージ等を防止でき、また、その野竜を考慮する必要がないので、作製および実装が容易となるする

[0023] 第5に、両端の容量素子の外側に、外方に 突出する第3、第4端子電極層をそれぞれ異なる位置に 設計、外部端子を形成したので、第3、第4等で電極層 は各電極層との電気的接続が確保される範囲で自由な配 置で設けることができ、即ち、全ての外部端子のパラン スを考慮して配置することができ、回路等への実装時の 安定性を向上することができる。

【0024】また、両端の容量素子の少なくとも一方 に、誘導体限と電極層からなり、外方に突出する容量付 加縮を設けることにより、例えば、外方に突出している 第3、第4端子電極層の間の余分なスペースを有効利用 して容量を増加することができる。特に、第3端子電極 層および第4端子電極層よりも外方に突出しない領域 に、薄膜コンデンサの大きさを小さく維持することがで きる。

#### [0025]

【発明の実験の形態】本売明の単板型タイプの湾膜コンデンサは、図1および図2に示すように、誘電体層1の下面に正確である第1電係圏2、上面に負債である第2電極層3を形成してなる容量素子A、B、Cが所定の間隔で並置されている。前、図2(a)の平面図では、誘電体周1は接続を示した。

【0026】容量素子A、B、C間には4個の第1場子電極層4、第2端子電極層5がそれぞれ形成され、各容基素子A、B、Cの第1電極層2同士および外電を電極層3同士は、それぞれ2個の第1端子電極層4条第2端子電極層5を介して接続されている。これらの第1端子電極層4条第4第4電極層5は202(a)に示すように、平面的に見て異なる位置に形成されている。容量素子A、B、Cおよび端子電極層4、5は、基度6の上面に形成されている。

【0027】また、両端の容量素子A、Cの第1電極層 2には、外方に突出する第3端子電極層7がそれぞれ2 個形成され、第2電極層3には、外方に突出する第4端 子電極層8が、第3端子電極層7と異なる位置にそれぞれ2個形成されている。

【0028】そして、図2(a)に示したように、4個の第1増予電極層4、4個の第2増予電極層5、4個の第2端予電極層5、4個の第3端子電極層5の上面には、外部に露出する外部端子りがそれぞれ形成されてい。尚、図2(a)には、便宜上、第2電極層53、第2端子電極層63よび第4端子電極層7上に形成される外部第子9を●で、第2端子電板層5、第4端子電板層8上に形成される外部端子9を●で、第2端子電板形8上に形成される外部端子9を●でご載した。図2(a)のB-B線に沿った門面図を、図2(c)に図2(a)のC-C線に沿った門面図を、図2(c)に図2(a)のC-C線に沿った門面図を、図2(c)に

【0029】上述した端子電極層4、5により接続された各電極層2、3、誘電体層1の平面形状を図3に示した。第1電極層2、第1端子電極層4、第2端子電極層5、第3端子電極層6は、図3

(a)(c)に示すように同一平面に形成され、全体と して網の目構造を形成している。電極層2、3および誘 電米電局1を積層した時には、第1端子電極層3、第2端 字電極層5、第3端字電極層7、第4端字電極層8はそ の表面が外部に露出する位置に形成されている。

【0030】さらに、誘電体層1は、図3(b)に示したように、第1電板層2または第2電極層3を被費するような大きさの長方形状されている。誘電体層1周士は、図3(b)に示したように、所定の間隔で離間されていても良いし、また、図3(d)に示したように、誘

電体層1は各場子電極層4、5の全面を被覆しない範囲 で、誘電体層1と同一材料からなる接続部10で連結し て形成してもよい。このような接続部10を形成するこ とにより、異なる極性の第1、第2端子電極層4、5間 の絶縁性を向上できる。

[0031]尚、上記例では、3個の容量条千A、B、 Cを有する場合を説明したが、容量素子の数は2個以上 であればよい、容量素子数が増えるほど増子電極層の数 が増加し、その上に形成する外部増子を多くすることが できるので、電流経路の分割数が増加し、インダクタン スを小さくすることができる。

【0032】また、容量素子A、B、C間に複数の第 1、第2端子電極層4、5をそれぞれ2個形成した場合 を説明したが、容量素子A、B、C間の複数の端子電極 層4、5は2個以上形成しても良い、端子電極層の数が 増えるほど、その上に形成する外部端子を多くすること ができるので、電流経路の分類が増加し、インダクタ ンスを小さくすることができる。この点については、第 3端子電電網7、第4端子電極層8についても同様である。

【0033】さらに、上配例では、容量素子A、Cの外 側に形成される第3、第4端予電極層7、8を各4個ず つ形成した場合について説明したが、図4、5に示した ようにコンデンサの電気的特性、外形寸法および外部場 子のパランス等を考慮して、個数や配置を変化させても よい。

[0034]とこで、図4に、両端の容量素子A、C に、第3部千電秘層でおよび第4端子電格層をとは異な 系領域の2.9所に、誘電体層で略層からなる発量付加 部11を設けた例を示す。図5に、両端の容量素子A、 Cに、第3端子電極層でおよび第4端子電極層8とは異 なる領域であって、第3端子電板層7と第4個子電極層 8の間に、誘電体層と電極層からなる容量付加部11を 影けた例を示す。

【0035】このような薄膜コンデンサでは、回路等への実装時の安定性を向上することができるとともに、外方に突出している第3、第4端千電整層7、8の間の余々なスペースを有効利用して容量を増加することができった。

【0036】本発明の溥蘭コンデンサの外部端子9は、 図2に示した道り、衛子電板開4、5、7、8上にそれ それ形成することができ、これにより容量が取り出され るが、外部端子9に個数の制限はなく、婚子電極層4、 5、7、8の全てに外部端子9を形成する必要はなく、 図6に示すように、必要に応じて必要な数だけ形成すれ ば良い、っまり、錯子電板層4、5、7、8の一部に形 成しても良い、しかしながら、充分な電流経路の分割効 果を得るためには、端子電板層4、5、7、8の全てに 外部端子9を形成することが望ましい。

【0037】誘電体層1および電極層2、3の厚みは、

 $0.1\sim1\mu m$ 、大きさは一辺が $0.2\sim3 mm$ とされている。各層の厚み、大きさ、形状は材質や用途により適宜変更することができる。

【0038】本発明で用いられる基板6としては、アル ミナ、サファイア、Mgの早結晶、Sriの、雑結 晶、Sriの、被覆シリコン、ガラス基板をとが望まし い、特に、澤膜との反応性が小さく、安価で強度が大き く、かっ落電体膜または電管膜の結晶性という点からア ルミナ、サファイアが望まし、

【0039】また、本発明の電極層2、3、端子電極層4、5、7、8としては、金(Au)、自金(Pt)、パラジウム(Pd)、網(Ca)、銀(Aa)、チタン(Ti)、クロム(Cr)、ニッケル(Ni)薄膜等があり、これらのうちでも誘電体との反応性がかさく、酸化されにくい金(Au)や日金(Pt)、抵抗の低い網(Cu)薄膜が最適である。またこれらは単独で用いても良いし、複数を組み合かとで用いても良い。

【0040】さらに、誘電体層1は、高周波順域において高減電率を有するものであれば臭いが、その順原は1 加川に下が望ましい。例えば、誘電体層1は、金属元素 としてPb、Mg、Nbを含むペロブスカイト型複合酸 化物結晶からなる誘電体薄膜であって、測定開波数30 例料 2 (落温) での比減電が1000以上の誘電体 薄膜が望ましい。また、誘電体層1としては、例えば、 Ba、Tiを含むペロブスカイト型複合酸化物結晶、P TT、PLZT、SrTiO。、Ta。0。等でも良 く、特に限定されるものではない。このような誘電体層 1は、PVD法、CVD法、ゾルゲル法等の公知の方法 により作製される。

[0041]外部場子9としては、形状的には、バンプ 状、箱状、板状、線状、ペースト状等があり、特に限定 されるものではなく、複数を組み合わせても良い。また 材質は、半田、Pb、Sn、Ag、Au、Cu、Pt、 Al、Ni、海電性樹脂等があり、特に限定されるもの ではなく、複数を組み合わせても良い。

【0042】以上のように構成された清膜コンデンサ は、容量素子A、B、Cの電管層2、3を複数の第1、 第2端子電影層4、5によりそれぞれ接続し、ちらに第 3場子電影層7と第4緒子電影層8を設けているため、 電流経路を多岐に分割することができ、インゲクタンス を極めて小さくすることができる。

【0043】また、容量素干A、B、C間に形成される 第1、第2場予電極層4、5、並びに第3、第4端予電 極層7、8を接近させることができるので、端子電極層 4、5、7、8にそれぞれ形成される外部端平り間の距 能しを短くすることができ、電流経路が短縮され、イン ダクタンスを極めて小さくすることができる。

【0044】即ち、従来の図8に示したような薄膜コン デンサは、基板20の上面に第1電極層21、誘電体層 22、第2電極層23を順次積層し、第1電極層21、 第2電極層23の端部に容量取出紙24を形成して構成 されており、複数の薄膜コンデンサの容量取出部24を 接続することにより並列接続することが考えられるが、 この場合には電流経路を複数に分割することができるも のの、容量取出部24間の距離が長くなるため、イング クタンス低級効果が小さいのである。

【0045】また、本発明の薄膜コンデンサでは、外部 との接点に用いる外部端子が端子電極層4、5、7、8 名上にそれを打断成されているため、正負の外部端子 が上方に露出していることになり、例えば、海体が配線 された速板の前記海体部に外部端子9を接合することに より実数でき、基板等への実施が容易となる。

[0046] さらに、外部端子9を形成するための端子 電極層7、8を容量素子A、Cの外側に自由に配置する ことができるので、外部端子9の全体としてのバランス が良くなり、例えば、回路等への実装の安定性を向上さ せることができる。

【0047】即も、図9に示したような薄膜コンデンサ は、複膜コンデンサの中心部に二列に並んで影响子9 が形成されているため、外部電路のから容量来干が突出 した張り出し架となっており、非常に不安定であり、例 気ば、回路等への実装のリフー時において、溶膜コン デンサの端に力が作用した場合には傾いたり、実装後に おいても振動等により、外部端干が機械的に壊れる優 使があったが、本発明の7線取コンデンサでは、溶膜コン デンサの両端に外部端子が形成されることになり、両端 面定架となり、より安定な状態とすることができる。さ らに、外部端子数が増加するため接続安定性も向上す

【0048】本発明の積層タイプの薄膜コンデンサを図 7により説明する。この図7によれば、積層型の薄膜コ ンデンサは、図1に示した単板型タイプの薄膜コンデン サに対して、さらに誘電体層と電極層を積層したもので ある。

【0049】即ち、第1、第2電極層2、3と誘電休帽 1を交互に積層してなる容量素子を所定の間隔で並置 し、容量素子の第1電極層2a、2b同士および第2電 極層3a、3b同士はそれぞれ2個の第1端子電極層4 a、4b、第2端子電極層5a、5bを介して接続されている。

[0050] 両端の容量素子の第1電極層2。、2bに は、外方に突出する第3個子配層7a、7bがそれぞれ2個形成され、第2電極層3a、3bには、外方に突 出する第4端子電極層3a、8bが、第3端子電極層3。 、7bと異なる位置にそれた12個形成されている。 [0051] そして、下側の第1電極層2a同士を接続 する第1端子電極層4ab、上側の第1電極層2b同士 を接続する第1端子電極層4ab、上側の第1電極層 第2電極層3a同士を接続する第2端平電極層5ab、 無即第2電極層3b同士を接続する第2端平電極層5ab、 上側の第2電極層3b同士を接続する第2端平電極層5ab、 bとが精層され、さらに、第1電極層2aに形成された第3端子電低層7bが積層され、第2電極層3bに形成された第3端子電低層7bが積層され、第2電極層3bに形成された第4端子電極層8bが積層されている。最上層の第1端子電極層4bの上面。最上層の第2端子電極層4bの上面。表上層の第2端子電極層5bの上面は外部に露出しており、また、最上層が第3端子電極層7bの上面と、最上層が4端子電極層5bの上面は外部に露出しており、この部分に外部端子が形成されることになる。容量素子やまび端子電極層457.7

【0052】このような図7に示された構造の積層型の 薄膜コンデンサも、図1乃至図3に示された単板型の薄 膜コンデンサと全く同様、複数の外部端子による電流経 路の分類効果および第1、第2端子電振層4 5 第

3、第4幅子電極層7、8の近接形成による電流経路の 組輸効果によって、インダクタンスを極めて小さくする とかでき、最上層の第1、第2、第3、第44学電極 層4b、5b、7b、8b上にバランスよく外部端子を 形成することができるので美装が容易であり、安定性も 高くなる。

【0053】さらに、第1、第2電極層2、3と誘電体層1を交互に積層しているため、高容量となる。

【0054】また、第1、第2郷子電極層4、5、第 3、第4端子電極層7、8の直下には誘電体層1が存在 しないため、外部端子形成時や実装時の熱応力による誘 電体層1へのダメージ等を防止できる。

【0055】また、本発明の薄膜コンデンサは、一般に は、上記のように、基膜表面に形成されて用いられる。 また、電極層2、3の形状を長方形状とした例について 説明したが、正方形状、円形状等とのような形状であっ ても良い。

[0056]

## 【実施例】実施例1

1大肥門1大肥門1 日本日 - 地名巴尔日

電極層、端子電極層および誘電休層の形成は全て高周波 マグネトロンスパッタ法を用いた。スパッタ用ガスとし てプロセスチャンパー内にAェガスを導入し、真空排気 により圧力は6、7Paに維持した。

【0057】プロセスチャンバー内には基板ホルダーと

場面のターゲットホルダーが設置され、3種類のターゲ

ット材料からのスパックが可能である。スパック時には
成膜する材料種のターゲット位置に基板ホルゲーを移動

させ、基板ーターゲット間距離は60mmに固定した。

【0058】基板ホルゲーとターゲット間には外部の高

周波電源により13、56MHzの高周波電圧を印可

し、ターゲット背面に設定された永久雄石にり形成されてマグネトロン磁界により、ターゲット近傍に高密度
のプラスでを生成させてターゲット表面のスパッタを行った。

【0059】高周波電圧の印可は3個のターゲットに独

立に可能である。基板ホルダーはヒータによる加熱機構 を有しており、スパッタ成膜中の基板温度は一定となる よう制御した。

【0060】また、基板ホルダーに設置された基板のターゲット側には厚さ0.10mmの金属マスクが3種類設置でき、成膜パターンに応じて必要なマスクが基板成膜面にセットできる構造とした。

【0061】先が、厚さ0、25mmのアルミナ焼結体 基板上に、第1電極層のマスクパタンをセットし、A uターゲットのスパッタにより第1電極層を取起し、続いて第1電極層同士を接続する第1端子電極層、両端の 容量素子の第1電極層に形成される第3端子電極層を形成 した。これにより図3 (a)に示すような網の目構造の 電極層が得られた。続いてターゲットにPb (Mg1/s) Nb<sub>1/3</sub> ) (3) 焼結体を用い、第電体層のエスクパターンをセットし、基板温度535℃、高周波電力200米 の条件で、図3(b)に示すような誘電性層を形成した。

【0062】次に第2電極層のマスクパターンをセット し、ムルターゲットのスパッタにより第2電極層を形成 し、さらに第2電極層の士を検討する第2個平電極層 両端の容量条子の第2電極層に形成される第4場平電極 層のマスクパターンをセットして第2、第4端子電極層 を形成した。これにより図3(c)に示すような網の目 構造の電差層が得られた。コンデンサとしての有効電極 の総面積は0.84mm<sup>2</sup>とした。

【0063】作製した単板型薄膜コンデンサの端子電極 層上に半田パンプを形成して評価用ボードに実装した。 使用した半田パンプは直径0、07mmで、各端子電極 層上に合計16個形成し、図1および図2に示すような 薄膜コンデンサを作製した。

【0064】各半田バンプ間の距離しは0.4mmとし

【0065】評価は、1MHzから1.8GHzでのインビーゲンス特性を、インヒーゲンスアナライザー(ヒーゲンスアナライザー(ヒーカウットパッカード社製料P4291A)を行った結果、容量成分は12.4nF、インダクタンス成分13pHの値を得た。また上記測定後、薄膜コンデンサの断面をSEM観察したところ、各誘電体層の厚さは0.6μmであった。

#### [0066] 実施例2

実施例1と会く同様にして誘電体圏名層の環境溶験コン デンサを作製し、実施例1と同様の方法で評価したとこ 5、容量成分は100nF、インダクタンス成分13p Hの値を得た。また上記測定後、積層型薄膜コンデンサ の所面をSEN観察したところ、各特電体圏の厚さは 0、6μmであった。

【0067】実施例3

基板材、電極材、電極形成方法、形状、および寸法は実

施例1と全く同様にして、誘電体層のみをゾルゲル法により形成した。ゾルゲル法による膜の作製手順は以下のとおりとした。

【0068】酢酸MgとNbエトキシドを 1:2のモル 比で秤量し、2-メトキシエタノール中で週流線件(1 24℃で24時間)を行い、MgNb複合アルコキシド 溶液(Mg=4・95mmol、Nb=10・05mm ol、2-メトキシエタノール15のmmolと150mm olの2-メトキシエタノールを混合し、120℃での 素質解件により、Pb萌駆性が高液を合成した。

【0069】MgNb前駆体溶液とPb前駆体溶液をモル比Pb: (Mg+Nb)=1:1になるよう混合し、 室温で十分撹拌し、Pb (Mg<sub>1/3</sub> Nb<sub>2/3</sub> )O<sub>3</sub> (P MN)前駆体溶液を合成した。

【0070】この溶液の濃度を2-メトキシエタノールで約3倍に希釈し、塗布溶液とした。次に電極層上が 前記塗布溶液をスピンコーターで塗布し、砂燥とせた 後、300℃で熱処理を1分間行い、ゲル概を作製し た。塗布溶液の塗布一無処理の操作を繰り返した後、8 30℃で1分間(大気中)の塊成を行い、Pb (Mg 1/3 Nb2/3) 02 薄膜を得た。

10071月得られた上記誘電体薄膜の上にレジストを 塗布しフォトリソグラフィー工程によって露光、現像 し、これをマスクとするウェットエルッチングにより、実 施例1と同様のパターン形状に誘起機のパターニング を行い、実施例1と同様の定層コンデンサを失趣例1同様、 評価ボードに実装し、1 MH z から1.8 GH z でのイ ンピーダンス特性を、インビーダンスアナライザー(ト コウレーダンメウオーダータース でした。その結果、容量成分は37 FF イングタクシ ス成分139 FD の場面を持た。また上記測定後、海頭コン デンケのが面を SE M観察したところ、各請電体層の厚 さは6.6 64 Mmであった。

## 【0073】実施例4

実施例3と全く同様にして薄限コンデンサを作製し、図 6に示すように端子電極層に形成する半田パンプを合 計12個とし、実施例1と同様の方法で評価したとこ ろ、容量成分は36nF、インダクタンス成分15pH の値を得た。また上記測定後、薄限コンデンサの所面を SEM概察したところ、各誘電休曜の厚さは0.6μm

### 【0074】実施例5

図4に示すように端子電極層の数を減らし、両端の容量 素子の形状を変更し、容量付加能を形成する以外は、実 施例3とを<同様にして薄膜コンデンサを中襲した。コ ンデンサとしての有効電極の総面積は1.2mm²とし た。端子電極層上には、図4に示すように半田バンプを 合計12個形成し、実施例1と同様の方法で評価したと ころ、容量成分は52nF、インダクタンス成分15pHの値を得た。また上記測定後、薄膜コンデンサの断面をSEM観察したところ、各誘電体層の厚さは0.6μmであった。

### 【0075】実施例6

図5に示すように端子電極層の数を減らし、両端の容量業子の形状を変更し、容量付加部を形成する以外は、実施例3と名く同様にして薄膜コンデンサを作製した。コンデンサとしての有効電極の総面積は、1.2mm²とした。蝸~電極層上には、図5に示すように半田バンプを合計12個形成し、実施例1と同様の方法で評価したところ、容量成分は53nF、インダクタンス成分18pHの値を得た。また上記測定後、薄膜コンデンサの断面をSEM観察したところ、各等電体層の厚さは0.6μmであった。

【0076】 【発明の効果】以上詳述したように、本発明の薄膜コンデンサでは、電流経路を複数に分岐することができ、かの外部端一間の距離を短くする、つまり実効的な電流経路を複数に分岐することができる。さらに、外部との検点に同いる外部端子を表した。とのよいが表したので、外部端子形成時で発生する熱応力による容量素子へのグメージを考慮する必要がなく、また実装も容易となる。また、外部端子を形成するく、また実装も容易となる。また、外部端子を形成するで、大変装し容易となる。また、外部端子を形成するで、外部端子を振りである。

【図1】本発明の単板型の薄膜コンデンサを示す分解斜 視例である。

【図2】(a)は図1の平面図、(b)は(a)のB-B線に沿った断面図、(c)はC-C線に沿った断面図

【図3】図1の電極層を端子電極層により接続した網の 目構造の電極層、および誘電体層を示す平面図である。 【図4】両端の容量素子に容量付加部を形成した薄膜コ ンデンサの平面図である。

【図5】両端の容量素子に容量付加部を形成した他の例の薄膜コンデンサの平面図である。

【図6】一部に外部端子を形成しない第3、第4端子電 極層を有する薄膜コンデンサの平面図である。


【図7】本発明の積層型の薄膜コンデンサを示す分解斜 視図である。

【図8】従来の薄膜コンデンサを示す分解斜視図である.


【図9】両端の容量素子の外側に第3、第4端子電極層を形成していない薄膜コンデンサの平面図である。 【符号の説明】

1 · · · 誘電体層

## :(8) 000-311832 (P2000-311832A)



(e)



[28]

